

Leistungselektronik-Leiterplatten für die Elektromobilität und das autonome Fahren

Christian Rössle, Vice President Sales & Marketing, Schweizer Electronic AG
Thomas Gottwald, Director Next Generation Products, Schweizer Electronic AG

Die Automobilindustrie steht vor großen Herausforderungen, denn die Feinstaub-, CO₂- und Stickoxid-Werte müssen gesenkt werden. So will man zum Beispiel in Europa bis zum Jahr 2025 den CO₂-Ausstoß auf 75 g pro Kilometer reduzieren. In anderen Regionen wie den USA, Japan und China sind ähnliche Anforderungen zu beobachten. Aufgrund der rasanten Entwicklungen in den letzten Jahren gehen Experten davon aus, dass sich die Automobilindustrie in den nächsten fünf bis zehn Jahren mehr verändern wird, als in den vergangenen 50 Jahren.

The automotive industry is confronted with significant challenges since the amount of air-borne fine particulate matter, CO₂ and nitric oxide has to be lowered. An example is the reduction planned in Europe of CO₂ emissions to 75 gram per kilometer driven until 2025. Similar developments are noticeable in other world regions such as the U.S., Japan and China. Due to the fast paced developments that have occurred over the last years the experts are anticipating that in the next five to ten years the automobile industry will undergo changes of a larger degree than those incurred over the past fifty years.

Die zukünftigen Trends im Automotive-Geschäft sind: Elektrifizierung, Autonomes Fahren, das vernetzte Automobil sowie das Car-Sharing als neuer Trend im Konsumverhalten. Die ersten drei Trends werden durch innovative Leiterplattenlösungen unterstützt. Über 80 % aller Innovationen kommen bereits aus der Elektronikbranche, und dieser Trend wird sich in den nächsten Jahren noch fortsetzen. Für die Elektrifizierung werden insbesondere neue Lösungen in der Leistungselektronik benötigt.

Aber auch in anderen Anwendungsbereichen werden innovative Leistungselektronik-Lösungen gebraucht. Dazu gehören zum Beispiel:

- Stromspeichersysteme, insbesondere im Bereich der alternativen Energien wird dieser Bedarf weiterhin ansteigen
- Windenergie-Anlagen
- Solarwechselrichter
- Robotik (Robotertechnik)
- Antriebe
- Schweiß und Akkugeräte
- Unterbrechungsfreie Stromversorgung u. v. m.

Was ist heute Stand der Technik?

Je nach Spannungsklasse auf der Leistungsseite werden zum einen sogenannte DCB-Substrate (DCB:

Direct Copper Bonded) eingesetzt, auf denen ‚gehäuste‘ Chips (Bare Dies) montiert sind, die mit Bond-Drähten verbunden sind. Für die Logik wird eine zusätzliche Ansteuerungsplatine (LP) in den Aufbau integriert.

Alternativ kann das DCB-Substrat im niederen Spannungsbereich durch eine Leistungselektronik-Leiterplatte, ein Dickkupfer-Board oder Inlay Board, ersetzt werden. Dabei werden ‚gehäuste‘ Chips statt ‚Bare Dies‘ verbaut, die über Steckverbinder oder Kabelverbinder mit der Logikleiterplatte verbunden werden.

Darüber hinaus sind folgende systemtechnische Fragen zu klären:

- Wie funktioniert die Zuführung des Stroms auf die Leiterplatte, und wie kann der Strom wieder abgeführt werden?
- Wie werden Logik und Leistung miteinander verknüpft?
- Welche Anforderungen gibt es an die Zuverlässigkeit der immer kleiner werdenden Halbleiter-Gehäuse?
- Welche Dicke hat das ausgewählte thermische Interface Material (TIM), ist es mit oder ohne Isolation?
- Wie wird die entstehende Wärmeverlustleistung über TIM und Kühlkörper abgeführt?

Wie sieht die Lösung der Zukunft aus?

Zukünftig bietet das Smart p²-Pack die Möglichkeit, Logik und Leistung in einer integrierten Gesamtlösung zu nutzen.




Abb 1: Schematischer Aufbau der Aufbau- und Verbindungstechnik einer Leistungsleiterplatte mit Stromzuführung, Logikverbindung und Kühlkörper

Die p²-Pack-Technologie

Mit der p²-Pack-Technologie steht eine neuartige Technologie zur Herstellung von Leistungsmodulen zur Verfügung, die die Potentiale der Einbetttechnologie von Bauelementen in Leiterplattensubstrate konsequent nutzt. Ausgangspunkt dieser Technologie sind sogenannte Leadframes. Hierbei handelt es sich um Kupferbleche mit Vertiefungen (Kavitäten).




Abb. 2: Leadframe mit Kavitäten

Diese Kavitäten werden im nächsten Schritt mit Leistungshalbleitern bestückt, so dass die Oberfläche des Halbleiters auf demselben Niveau wie das Kupfer-Leadframe abschließt. Diese wichtige Randbedingung, geschützt durch Patente von SCHWEIZER, ermöglicht die so aufgebauten Leadframes mit Hilfe von klassischen Leiterplatten-Prozessen zu einem

p²-Pack-Aufbau zu laminieren. Die Außenlagen, bestehend aus galvanisch verstärkten Dickkupferflächen, ermöglichen die sehr gute Spreizung und den Abtransport der auftretenden Verlustleistung der Halbleiter, die sich üblicherweise in einer starken Wärmeentwicklung ausdrückt. Die Verbindung dieser Ebene mit dem Leistungshalbleiter wird mit kupfergefüllten Sacklöchern (Microvias) hergestellt, wodurch die Halbleiter elektrisch und thermisch ankontaktiert werden. Gleichzeitig wird ein großer Teil der entstehenden Verlustwärme im Leadframe gespreizt und mit geringem thermischem Widerstand durch das Dielektrikum abgeleitet.




Abb. 3: Querschliff durch ein p²-Pack mit Cu-gefüllten Microvias

Das Smart p²-Pack

Das p²-Pack selbst kann als 1:1-Ersatz eines bestehenden DCB-Substrats verwendet, zusätzlich jedoch auch aufgrund seiner flachen Bauweise durch einen weiteren Laminier-Prozess in ein Logik-Kontroll-Board eingebettet werden. Das so integrierte Modul ist ein ‚Smart p²-Pack‘. Es lässt sich direkt auf einen Kühlkörper montieren, wodurch das Gesamtsystem stark vereinfacht und kostenoptimiert hergestellt wird.

Systemvorteile des Smart p²-Packs

1. *Optimierte Aufbau- und Verbindungstechnik:* Das DCB-Leistungselektronik-Substrat und die Logik-Leiterplatte werden jetzt in nur einer Leiterplatte zusammengeführt. Das reduziert die Anzahl der benötigten Kabel- und Steckverbindungen und erhöht die Zuverlässigkeit.
2. *Verbesserter Durchgangswiderstand der Leistungselektronik:* Da bei dem Smart p²-Pack Bonddrähte durch kupfergefüllte Vias ersetzt werden und der Chip dann flächig auf der Oberseite kontaktiert wird, reduziert sich der Durchlassverlust. Der genaue Wert ist abhängig von der jeweiligen Technologiegeneration des Halbleiters, der eingesetzten Spannungsklasse und dem zu vergleichenden Halbleitergehäuse.





Abb. 4: Aufbau (oben) und Querschliff (unten) eines Smart p²-Packs

3. *Verbesserter Thermischer Widerstand:* Durch die exzellente Wärmespreizung des Smart p²-Packs kann der Gesamt-R_{TH} des Systems signifikant verbessert werden. Erste Demonstratoren haben sogar Vorteile gegenüber DCB Keramik gezeigt, obwohl ein DCB zum Beispiel mit Al₂O₃ eine Wärmeleitfähigkeit von 24 W/mK besitzt und das p²-Pack mit Prepregs arbeitet, die nur 1,85 W/mK aufweisen. Zukünftig werden hier optimierte Prepregs zur Verfügung stehen, die diesen Vorteil noch verstärken.

4. *Niederinduktiver Aufbau:* Mit dem p²-Pack können primäre Zwischenkreiskondensatoren oder Snubber-Netzwerke deutlich näher an die Endstufe herangebracht werden, wodurch Spannungsüberschwinger beim Schalten signifikant reduziert werden. Bisherige Demonstratoren zeigten eine Verringerung der parasitären Induktivität von bis zu 85%.

5. *Verbessertes Schaltverhalten und schnelleres Schalten möglich:* Durch die quasi flächige Anbindung der Chip-Oberseite mit den Vias kann schneller geschaltet werden, was dazu führt, dass kleinere passive Bauelemente benötigt und somit Systemkosten gespart werden können.


Zudem zeigt das p²-Pack beim Ein- und Ausschalten deutlich geringere Spannungs-Überschwinger. Dies führt dazu, dass zum Beispiel 48-Volt-systeme heutzutage mit 80-V-MOSFETs einsatzfähig sind und keine 100-V-Sperrspannung mehr benötigen. 80-V-MOSFETs

Abb. 5: Hi-Level – Förderprojekt Hochstromleiterplatte als Integrationsplattform für Leistungselektronik von Elektrofahrzeugen: Vergleich Keramikmodule mit PCB-Embedding-Lösung p²-Pack

GEFÖRDERT VOM

Bundesministerium für Bildung und Forschung

PROJECT H₂-LEVEL



Quelle: IEA, RWTH Aachen




Abb. 6: Verbessertes Schaltverhalten bei reduzierter Streuinduktivität

haben einen dementsprechend niedrigeren $R_{DS(on)}$. Ein geringerer $R_{DS(on)}$ und geringere Schaltverluste führen zu einer geringeren Verlustleistung, wodurch bei gleicher Betriebsweise die maximale Chiptemperatur deutlich sinkt. Die Entscheidung liegt hier beim Anwender, ob er diesen Vorteil für eine höhere Lebensdauer, geringeren Aufwand im Kühlsystem oder für eine Verringerung der Chip-Größe nutzen möchte.

6. *Verbesserte Elektromagnetische Verträglichkeit (EMV)*: Durch die Tatsache, dass der Leistungselektronik-Halbleiter durch zwei Kupferlagen geschirmt wird, verbessert sich die elektromagnetische Verträglichkeit. Damit sollten sich die EMV-Schutzmaßnahmen reduzieren lassen. Dieses kommt nur bei einigen Anwendungen zum




Abb. 7: Querschliff durch ein p²-Pack mit Cu-gefüllten Microvias

Tragen. Hier muss der Kunde entscheiden, in wie weit dieser Vorteil für ihn relevant ist.

7. *Eingebaute Isolation*: Heute werden für die Verbindung zwischen Leiterplatten und den Kühlkörpern thermische Interface-Materialien (TIM) verwendet. In der Regel besitzen diese ca. 2 W/mK Wärmeleitfähigkeit. Durch diesen Wert wird allerdings häufig die gesamte Leistung des Aufbaus herabgesetzt. Da das p²-Pack bereits isoliert ist, kann man andere optimierte TIMs von 2-20 W/mK verwenden, die die Gesamtleistung signifikant verbessern sollten.



Abb. 8: Förderprojekt Hochstromleiterplatte als Integrationsplattform für Leistungselektronik von Elektrofahrzeugen – Hi-Level

8. *Miniaturisierung*: Viele Systeme für heutige und künftige Applikationen müssen immer kleiner werden und gleichzeitig zusätzliche Funktionalitäten




Abb. 9: Demonstrator-Vergleich Dickkupfer mit TO-Leadless-Gehäusen vs. Smart-p²-Pack mit embedded MOSFETs (Kooperation mit Infineon)



Abb.10: Wertschöpfungskette Smart-p²-Pack

litäten anbieten. Durch die p²-Pack Technologie kann wertvoller Bauraum bereits in den Leiterplatten-Lösungen eingespart werden. In dem abgebildeten Demonstrator, der von SCHWEIZER zusammen mit Infineon entwickelt wurde, konnten die Leiterplatten für den Nebenaggregatsantrieb gegenüber der konventionellen Lösung zum Beispiel um circa 15 % verkleinert werden.

9. **Erhöhte Zuverlässigkeit:** Durch den Ersatz von Bond-Drähten oder DCB-Keramik wird die Zuverlässigkeit wesentlich gesteigert. In thermischen Zyklentests mit einer Temperaturdifferenz dT von 120 K konnten Aufbauten über 700 000 aktive Zyklen meistern.
10. **Reduktion der Systemkosten:** Durch die Einsparung von Steckverbindungen und Kabeln, die geringeren Kühlmaßnahmen, die Reduzierung der notwendigen Chip-Flächen bei den Leistungsbauerelementen, die Verwendung kleinerer passiver Bauelemente, die verminderten EMV-Maßnahmen sowie durch die bereits gegebene Isolation und die Bauraumeinsparung insgesamt, werden erheblich Systemkosten eingespart.

Paradigmen-Shift im Business-Modell

Die eigentliche Herausforderung besteht aber nicht in der technischen Umsetzung sondern in der Veränderung des Geschäftsmodells, da sich die Systemgrenzen verschieben werden. Im Bereich Chip-Embed-

ding arbeiten idealerweise die Halbleiter- und die Leiterplattenhersteller eng zusammen, um zum Wohl der Kunden die optimale Lösung zu finden. Durch die Kooperation mit Infineon mit Fokus auf Leistungselektronik kann SCHWEIZER ihren Kunden dies mittlerweile anbieten.

Infineon stellt die Power-MOSFETs bereit, die für das Chip-Embedding mit einer Kupfermetallisierung speziell angepasst werden. SCHWEIZER stellt das Leadframe bereit mit den entsprechenden Kavitäten, die den Chip später aufnehmen.

Infineon macht den sogenannten ‚Die-attach‘ bei dem die Rückseite der Chips mit dem Leadframe verbunden werden und in der Folge ein Power Test durchgeführt wird. SCHWEIZER ist für den p²-Pack Aufbau mit den entsprechenden Tests verantwortlich.

Analog zur Herstellung des Inlay Boards wird bei der Smart-p²-Pack-Technologie anstelle eines Inlays ein p²-Pack in die Leiterplatte integriert. Die bereits zuverlässig erprobte Inlay-Technologie kommt somit auch in der neuen Produktlösung Smart p²-Pack zur Anwendung.

Für Applikationen mit hohen Strömen, die schnelles Schalten erfordern und bei denen die Größe des Bauraums wesentlich ist, steht mit dem Smart-p²-Pack eine revolutionäre Lösung zur Verfügung. Erste Anwendungen werden für das neue 48-V-Board des Automotive-Board-Netz bereits realisiert und sollen ab 2019/2020 in die Volumenfertigung gehen.